Синтез самопроверяемых цифровых устройств с улучшенными показателями контролепригодности
Ключевые слова:
самопроверяемое цифровое устройство, логическая коррекция сигналов, схема встроенного контроля, контроль вычислений на выходах устройств, композиция равновесных кодов «1 из 4» и «3 из 4», обнаружение неисправностейАннотация
Предложен метод синтеза полностью самопроверяемых цифровых устройств с улучшенными показателями контролепригодности. Решение основано на использовании принципа логической коррекции сигналов и свойств композиции равновесных кодов «1 из 4» и «3 из 4». Описаны особенности организации схемы встроенного контроля по двум диагностическим признакам: принадлежности формируемых кодовых слов композиции равновесных кодов «1 из 4» и «3 из 4», а также каждой функции, описывающей разряды кодовых слов в схеме встроенного контроля классу самодвойственных булевых функций. Приведена структура самопроверяемого цифрового устройства с контролем вычислений по двум диагностическим признакам. Разработаны алгоритмы синтеза схемы встроенного контроля на основе логической коррекции сигналов и композиции равновесных кодов «1 из 4» и «3 из 4», учитывающие требования по тестируемости ее компонентов в процессе эксплуатации. Предложен метод выделения подмножеств контролепригодных четверок выходов на множестве выходов объекта диагностирования, позволяющий гарантированно покрывать ошибки с помощью выбранной композиции равновесных кодов с учетом ее диагностических свойств. Даны некоторые результаты экспериментов с тестовыми схемами, демонстрирующие преимущества разработанного авторами метода синтеза самопроверяемых цифровых устройств по сравнению с известными: дублированием с контролем самодвойственности и с использованием кода «2 из 4» с дополнительным контролем самодвойственности. Разработанный метод может эффективно применяться при синтезе самопроверяемых цифровых устройств как на современной микроэлектронной базе, так и может рассматриваться в будущем при реализации устройств на новых физических принципах.
Литература
1. Согомонян Е.С., Слабаков Е.В. Самопроверяемые устройства и отказоустойчивые системы // М.: Радио и связь. 1989. 208 с.
2. Goessel M., Ocheretny V., Sogomonyan E., Marienfeld D. New Methods of Concurrent Checking // Frontiers in Electronic Testing. Springer. 2008. vol. 42. 185 p.
3. Sahana A.R., Chiraag V., Suresh G., et al. Application of Error Detection and Correction Techniques to Self-Checking VLSI Systems: An Overview // Proceedings of the IEEE Guwahati Subsection Conference (GCON). 2023. pp. 1–6. DOI: 10.1109/GCON58516.2023.10183449.
4. Дрозд А.В. Нетрадиционный взгляд на рабочее диагностирование вычислительных устройств // Проблемы управления. 2008. №2. С. 48–56.
5. Ефанов Д.В. Методы синтеза самопроверяемых дискретных устройств. М.: ЛЕНАНД. 2025. 268 с.
6. Borecky J., Kohlik M., Kubatova H. Parity driven reconfigurable duplex system // Microprocessors and Microsystems. 2017. vol. 52. pp. 251–260. DOI: 10.1016/j.micpro.2017.06.015.
7. Paschalis A.M., Halatsis C., Philokyprou G. Concurrently totally self-checking microprogram control unit with duplication of microprogram sequencer // Microprocessing and Microprogramming. 1987. vol. 20. no. 4-5. pp. 271–281. DOI: 10.1016/0165-6074(87)90216-X.
8. Hahanov V., Litvinova E., Chumachenko S., et al. Vector Logic Modeling Self-Tested Circuits // Proceedings of the 21st IEEE East-West Design & Test Symposium (EWDTS). 2025. pp. 1–4. DOI: 10.1109/EWDTS67441.2025.11303706.
9. Согомонян Е.С. Построение самопроверяемых схем встроенного контроля для комбинационных устройств // Автоматика и телемеханика. 1974. №2. С.121–133.
10. Аксёнова Г.П. Восстановление в дублированных устройствах методом инвертирования данных // Автоматика и телемеханика. 1987. №10. С. 144–153.
11. Dmitriev A., Sapozhnikov V., Sapozhnikov Vl., et al. New Self-Dual Circuits for Error Detection and Testing // VLSI Design. 1999. vol. 11. no. 1. pp. 1–21. DOI: 10.1155/2000/84720.
12. Сапожников В.В., Сапожников Вл.В., Гессель М. Самодвойственные дискретные устройства // СПб: Энергоатомиздат. 2001. 330 с.
13. Efanov D.V. The equal-length redundant code development for the self-checking combinational devices synthesis based on data on their structures // Electronic Modeling. 2022. vol. 44. no. 1. pp. 43–52. DOI: 10.15407/emodel.44.01.043.
14. Стемпковский А.Л., Тельпухов Д.В., Жукова Т.Д. Разработка схем функционального контроля на основе автоматизированной генерации помехоустойчивого кода // Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). 2022. №4. С. 2–8. DOI: 10.31114/2078-7707-2022-4-2-8.
15. Ефанов Д.В., Елина Е.И. Синтез самопроверяемых дискретных устройств на основе логической коррекции сигналов с применением взвешенных кодов с суммированием в кольце вычетов по заданному модулю // Автоматика и телемеханика. 2026. №5. С. 108–130.
16. Efanov D., Sapozhnikov V., Sapozhnikov Vl., et al. Self-Dual Complement Method up to Constant-Weight Codes for Arrangement of Combinational Logical Circuits Concurrent Error-Detection Systems // Proceedings of the 17th IEEE East-West Design & Test Symposium (EWDTS). 2019. pp. 1–8. DOI: 10.1109/EWDTS.2019.8884398.
17. Ефанов Д.В., Погодина Т.С. Исследование свойств самодвойственных комбинационных устройств с контролем вычислений на основе кодов Хэмминга // Информатика и автоматизация. 2023. Т. 22. №2. C. 349–392. DOI: 10.15622/ia.22.2.5.
18. Ефанов Д.В., Погодина Т.С. Самодвойственные цифровые устройства с контролем вычислений по кодам Сяо // Вестник Томского государственного университета. 2023. №63. С. 118–136. DOI: 10.17223/19988605/63/14.
19. Morozov M., Sapozhnikov V., Sapozhnikov Vl., Goessel M. New self-checking circuits by use of berger-codes // Proceedings of the 6th IEEE International On-Line Testing Workshop. 2000. pp. 171–176. DOI: 10.1109/OLT.2000.856626.
20. Гессель М., Морозов А.В., Сапожников В.В., Сапожников Вл.В. Логическое дополнение – новый метод контроля комбинационных схем // Автоматика и телемеханика. 2003. №1. С. 167–176.
21. Efanov D.V., Yelina Y.I. On the Compositions of Constant-Weight Codes for the Synthesis of Self-Checking and Controllable Digital Devices // Proceedings of the 21st IEEE East-West Design & Test Symposium (EWDTS). 2025. pp. 1–10. DOI: 10.1109/EWDTS67441.2025.11303696.
22. Chioktour V., Kakarountas A. Adaptive BIST for Concurrent On-Line Testing on Combinational Circuits // Electronics. 2022. vol. 11. no. 11. pp. 1–20. DOI: 10.3390/electronics11193193.
23. Juracy L.R., Moreira M.T., Kuentzer F.A., de Morais Amory A. Optimized Design of an LSSD Scan Cell // IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 2017. vol. 25. no. 2. pp. 765–768. DOI: 10.1109/TVLSI.2016.2589548.
24. Melikyan V., Grigoryan G., Zheng X., et al. Aging-Aware Design Method for Reliable Analog Integrated Circuits Combining Reliability-Aware Circuit Architectures, Transistor's Threshold Voltage and Operating Point-Dependent Degradation // Proceedings of the IEEE East-West Design & Test Symposium (EWDTS). 2024. pp. 1–4. DOI: 10.1109/EWDTS63723.2024.10873644.
25. Acharya G.P., Rani M.A. Berger code based concurrent online self-testing of embedded processors // Journal of Semiconductors. 2018. vol. 39. no. 11. 115001 p. DOI: 10.1088/1674-4926/39/11/115001.
26. Das D., Touba N.A. Synthesis of Circuits with Low-Cost Concurrent Error Detection Based on Bose – Lin Codes // Journal of Electronic Testing. 1999. vol. 15. pp. 145–155. DOI: 10.1023/A:1008344603814.
27. Сапожников В.В., Сапожников Вл.В. Самопроверяемые дискретные устройства // СПб: Энергоатомиздат. 1992. 224 с.
28. Lala P.K. Self-Checking and Fault-Tolerant Digital Design // San Francisco: Morgan Kaufmann. 2001. 216 p.
29. Ефанов Д.В. Синтез самопроверяемых комбинационных устройств на основе метода логической коррекции сигналов с применением кодов Боуза–Лина // Информационные технологии. 2023. Т. 29. №10. С. 503–511. DOI: 10.17587/it.29.503-511.
30. Higami Y., Yamauchi T., Inamoto T., et al. Machine Learning Based Fault Diagnosis for Stuck-at Faults and Bridging Faults // Proceedings of the 37th International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC). 2022. pp. 477–480. DOI: 10.1109/ITC-CSCC55581.2022.9894966.
31. Higami Y., Inamoto T., Wang S., et al. Diagnosis of Double Faults Consisting of a Stuck-at Fault and a Transition Fault // Proceedings of the International Technical Conference on Circuits/Systems, Computers, and Communications (ITC-CSCC). 2024. DOI: 10.1109/ITC-CSCC62988.2024.10628279.
32. Sogomonyan E.S., Gossel M. Design of Self-Testing and On-Line Fault Detection Combinational Circuits with Weakly Independent Outputs // Journal of Electronic Testing. 1993. vol. 4. pp. 267–281. DOI:10.1007/BF00971975.
33. McElvain K. IWLS’93 Benchmark Set: Version 4.0. // Proceedings of the International Workshop on Logic Synthesis. 1993.
34. Sentovich E.M., Singh K.J., Moon C., et al. Sequential circuit design using synthesis and optimization // Proceedings of the IEEE International Conference on Computer Design: VLSI in Computers & Processors. 1992. pp. 328–333. DOI: 10.1109/ICCD.1992.276282.
35. Efanov D.V., Sapozhnikov V., Sapozhnikov Vl. Organization of Testing of Combinational Devices Based on Boolean Complement to Constant-Weight “1-out-of-4” Code with Signal Compression // Automatic Control and Computer Sciences. 2021. vol. 55. no. 2. pp. 113–124. DOI: 10.3103/S014641162102005X.
36. Коршунов А.Д. Сложность вычислений булевых функций // Успехи математических наук. 2012. Т. 67. №1(403). С. 97–168. DOI: 10.4213/rm9459.
37. Матросова А.Ю., Чернышов С.В., Ким О.Х., Николаева Е.А. Построение последовательности, обнаруживающей робастно тестируемые неисправности задержек путей в схемах с памятью // Автоматика и телемеханика. 2021. №11. С. 148–168. DOI: 10.31857/S0005231021110106.
38. Manikandan P. Delay Testing in Integrated Circuits: Methodologies for Path Delay Fault Detection and Hardware Security // International Journal of Network Security & Its Applications (IJNSA). 2025. vol. 17. no. 2. pp. 21–41. DOI: 10.5121/ijnsa.2025.17202.
39. Wang T., Sun J., Yao W., et al. Comparison Study on Parametric Fault Diagnosis Using BPNN, SVM and SDAE for DC-DC Converters in Aircraft // Proceedings of the 25th European Conference on Power Electronics and Applications (EPE ECCE Europe). 2023. pp. 1–9. DOI: 10.23919/EPE23ECCEEurope58414.2023.10264256.
40. Irrera I., Zentai A., Cunha J.C., Madeira H. Validating a Safety Critical Railway Application Using Fault Injection // Certifications of Critical Systems – The CECRIS Experience. 2022. pp. 227–246. DOI: 10.1201/9781003337485-11.
41. Garg K., Dawson C., Xu K., et al. Model-Free Neural Fault Detection and Isolation for Safe Control // IEEE Control Systems Letters. 2023. vol. 7. pp. 3169–3174. DOI: 10.1109/LCSYS.2023.3302768.
42. Drozd O., Romankevich V., Martynyuk O., et al. Problems of Matrix Structures in the Components of Modern Computer Systems // Proceedings of the IEEE 16th International Conference on Advanced Trends in Radioelectronics, Telecommunications and Computer Engineering (TCSET). 2022. pp. 222–227. DOI: 10.1109/TCSET55632.2022.9766954.
43. Tejaswini P., Ganiger P.A., Reshma B., Sanjana B.C. Transfer learning approach for Automatic Test Pattern Generation // Proceedings of the IEEE 6th India Council International Subsections Conference (INDISCON). 2025. pp. 1–4. DOI: 10.1109/INDISCON66021.2025.11253948.
2. Goessel M., Ocheretny V., Sogomonyan E., Marienfeld D. New Methods of Concurrent Checking // Frontiers in Electronic Testing. Springer. 2008. vol. 42. 185 p.
3. Sahana A.R., Chiraag V., Suresh G., et al. Application of Error Detection and Correction Techniques to Self-Checking VLSI Systems: An Overview // Proceedings of the IEEE Guwahati Subsection Conference (GCON). 2023. pp. 1–6. DOI: 10.1109/GCON58516.2023.10183449.
4. Дрозд А.В. Нетрадиционный взгляд на рабочее диагностирование вычислительных устройств // Проблемы управления. 2008. №2. С. 48–56.
5. Ефанов Д.В. Методы синтеза самопроверяемых дискретных устройств. М.: ЛЕНАНД. 2025. 268 с.
6. Borecky J., Kohlik M., Kubatova H. Parity driven reconfigurable duplex system // Microprocessors and Microsystems. 2017. vol. 52. pp. 251–260. DOI: 10.1016/j.micpro.2017.06.015.
7. Paschalis A.M., Halatsis C., Philokyprou G. Concurrently totally self-checking microprogram control unit with duplication of microprogram sequencer // Microprocessing and Microprogramming. 1987. vol. 20. no. 4-5. pp. 271–281. DOI: 10.1016/0165-6074(87)90216-X.
8. Hahanov V., Litvinova E., Chumachenko S., et al. Vector Logic Modeling Self-Tested Circuits // Proceedings of the 21st IEEE East-West Design & Test Symposium (EWDTS). 2025. pp. 1–4. DOI: 10.1109/EWDTS67441.2025.11303706.
9. Согомонян Е.С. Построение самопроверяемых схем встроенного контроля для комбинационных устройств // Автоматика и телемеханика. 1974. №2. С.121–133.
10. Аксёнова Г.П. Восстановление в дублированных устройствах методом инвертирования данных // Автоматика и телемеханика. 1987. №10. С. 144–153.
11. Dmitriev A., Sapozhnikov V., Sapozhnikov Vl., et al. New Self-Dual Circuits for Error Detection and Testing // VLSI Design. 1999. vol. 11. no. 1. pp. 1–21. DOI: 10.1155/2000/84720.
12. Сапожников В.В., Сапожников Вл.В., Гессель М. Самодвойственные дискретные устройства // СПб: Энергоатомиздат. 2001. 330 с.
13. Efanov D.V. The equal-length redundant code development for the self-checking combinational devices synthesis based on data on their structures // Electronic Modeling. 2022. vol. 44. no. 1. pp. 43–52. DOI: 10.15407/emodel.44.01.043.
14. Стемпковский А.Л., Тельпухов Д.В., Жукова Т.Д. Разработка схем функционального контроля на основе автоматизированной генерации помехоустойчивого кода // Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). 2022. №4. С. 2–8. DOI: 10.31114/2078-7707-2022-4-2-8.
15. Ефанов Д.В., Елина Е.И. Синтез самопроверяемых дискретных устройств на основе логической коррекции сигналов с применением взвешенных кодов с суммированием в кольце вычетов по заданному модулю // Автоматика и телемеханика. 2026. №5. С. 108–130.
16. Efanov D., Sapozhnikov V., Sapozhnikov Vl., et al. Self-Dual Complement Method up to Constant-Weight Codes for Arrangement of Combinational Logical Circuits Concurrent Error-Detection Systems // Proceedings of the 17th IEEE East-West Design & Test Symposium (EWDTS). 2019. pp. 1–8. DOI: 10.1109/EWDTS.2019.8884398.
17. Ефанов Д.В., Погодина Т.С. Исследование свойств самодвойственных комбинационных устройств с контролем вычислений на основе кодов Хэмминга // Информатика и автоматизация. 2023. Т. 22. №2. C. 349–392. DOI: 10.15622/ia.22.2.5.
18. Ефанов Д.В., Погодина Т.С. Самодвойственные цифровые устройства с контролем вычислений по кодам Сяо // Вестник Томского государственного университета. 2023. №63. С. 118–136. DOI: 10.17223/19988605/63/14.
19. Morozov M., Sapozhnikov V., Sapozhnikov Vl., Goessel M. New self-checking circuits by use of berger-codes // Proceedings of the 6th IEEE International On-Line Testing Workshop. 2000. pp. 171–176. DOI: 10.1109/OLT.2000.856626.
20. Гессель М., Морозов А.В., Сапожников В.В., Сапожников Вл.В. Логическое дополнение – новый метод контроля комбинационных схем // Автоматика и телемеханика. 2003. №1. С. 167–176.
21. Efanov D.V., Yelina Y.I. On the Compositions of Constant-Weight Codes for the Synthesis of Self-Checking and Controllable Digital Devices // Proceedings of the 21st IEEE East-West Design & Test Symposium (EWDTS). 2025. pp. 1–10. DOI: 10.1109/EWDTS67441.2025.11303696.
22. Chioktour V., Kakarountas A. Adaptive BIST for Concurrent On-Line Testing on Combinational Circuits // Electronics. 2022. vol. 11. no. 11. pp. 1–20. DOI: 10.3390/electronics11193193.
23. Juracy L.R., Moreira M.T., Kuentzer F.A., de Morais Amory A. Optimized Design of an LSSD Scan Cell // IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 2017. vol. 25. no. 2. pp. 765–768. DOI: 10.1109/TVLSI.2016.2589548.
24. Melikyan V., Grigoryan G., Zheng X., et al. Aging-Aware Design Method for Reliable Analog Integrated Circuits Combining Reliability-Aware Circuit Architectures, Transistor's Threshold Voltage and Operating Point-Dependent Degradation // Proceedings of the IEEE East-West Design & Test Symposium (EWDTS). 2024. pp. 1–4. DOI: 10.1109/EWDTS63723.2024.10873644.
25. Acharya G.P., Rani M.A. Berger code based concurrent online self-testing of embedded processors // Journal of Semiconductors. 2018. vol. 39. no. 11. 115001 p. DOI: 10.1088/1674-4926/39/11/115001.
26. Das D., Touba N.A. Synthesis of Circuits with Low-Cost Concurrent Error Detection Based on Bose – Lin Codes // Journal of Electronic Testing. 1999. vol. 15. pp. 145–155. DOI: 10.1023/A:1008344603814.
27. Сапожников В.В., Сапожников Вл.В. Самопроверяемые дискретные устройства // СПб: Энергоатомиздат. 1992. 224 с.
28. Lala P.K. Self-Checking and Fault-Tolerant Digital Design // San Francisco: Morgan Kaufmann. 2001. 216 p.
29. Ефанов Д.В. Синтез самопроверяемых комбинационных устройств на основе метода логической коррекции сигналов с применением кодов Боуза–Лина // Информационные технологии. 2023. Т. 29. №10. С. 503–511. DOI: 10.17587/it.29.503-511.
30. Higami Y., Yamauchi T., Inamoto T., et al. Machine Learning Based Fault Diagnosis for Stuck-at Faults and Bridging Faults // Proceedings of the 37th International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC). 2022. pp. 477–480. DOI: 10.1109/ITC-CSCC55581.2022.9894966.
31. Higami Y., Inamoto T., Wang S., et al. Diagnosis of Double Faults Consisting of a Stuck-at Fault and a Transition Fault // Proceedings of the International Technical Conference on Circuits/Systems, Computers, and Communications (ITC-CSCC). 2024. DOI: 10.1109/ITC-CSCC62988.2024.10628279.
32. Sogomonyan E.S., Gossel M. Design of Self-Testing and On-Line Fault Detection Combinational Circuits with Weakly Independent Outputs // Journal of Electronic Testing. 1993. vol. 4. pp. 267–281. DOI:10.1007/BF00971975.
33. McElvain K. IWLS’93 Benchmark Set: Version 4.0. // Proceedings of the International Workshop on Logic Synthesis. 1993.
34. Sentovich E.M., Singh K.J., Moon C., et al. Sequential circuit design using synthesis and optimization // Proceedings of the IEEE International Conference on Computer Design: VLSI in Computers & Processors. 1992. pp. 328–333. DOI: 10.1109/ICCD.1992.276282.
35. Efanov D.V., Sapozhnikov V., Sapozhnikov Vl. Organization of Testing of Combinational Devices Based on Boolean Complement to Constant-Weight “1-out-of-4” Code with Signal Compression // Automatic Control and Computer Sciences. 2021. vol. 55. no. 2. pp. 113–124. DOI: 10.3103/S014641162102005X.
36. Коршунов А.Д. Сложность вычислений булевых функций // Успехи математических наук. 2012. Т. 67. №1(403). С. 97–168. DOI: 10.4213/rm9459.
37. Матросова А.Ю., Чернышов С.В., Ким О.Х., Николаева Е.А. Построение последовательности, обнаруживающей робастно тестируемые неисправности задержек путей в схемах с памятью // Автоматика и телемеханика. 2021. №11. С. 148–168. DOI: 10.31857/S0005231021110106.
38. Manikandan P. Delay Testing in Integrated Circuits: Methodologies for Path Delay Fault Detection and Hardware Security // International Journal of Network Security & Its Applications (IJNSA). 2025. vol. 17. no. 2. pp. 21–41. DOI: 10.5121/ijnsa.2025.17202.
39. Wang T., Sun J., Yao W., et al. Comparison Study on Parametric Fault Diagnosis Using BPNN, SVM and SDAE for DC-DC Converters in Aircraft // Proceedings of the 25th European Conference on Power Electronics and Applications (EPE ECCE Europe). 2023. pp. 1–9. DOI: 10.23919/EPE23ECCEEurope58414.2023.10264256.
40. Irrera I., Zentai A., Cunha J.C., Madeira H. Validating a Safety Critical Railway Application Using Fault Injection // Certifications of Critical Systems – The CECRIS Experience. 2022. pp. 227–246. DOI: 10.1201/9781003337485-11.
41. Garg K., Dawson C., Xu K., et al. Model-Free Neural Fault Detection and Isolation for Safe Control // IEEE Control Systems Letters. 2023. vol. 7. pp. 3169–3174. DOI: 10.1109/LCSYS.2023.3302768.
42. Drozd O., Romankevich V., Martynyuk O., et al. Problems of Matrix Structures in the Components of Modern Computer Systems // Proceedings of the IEEE 16th International Conference on Advanced Trends in Radioelectronics, Telecommunications and Computer Engineering (TCSET). 2022. pp. 222–227. DOI: 10.1109/TCSET55632.2022.9766954.
43. Tejaswini P., Ganiger P.A., Reshma B., Sanjana B.C. Transfer learning approach for Automatic Test Pattern Generation // Proceedings of the IEEE 6th India Council International Subsections Conference (INDISCON). 2025. pp. 1–4. DOI: 10.1109/INDISCON66021.2025.11253948.
Опубликован
2026-10-02
Как цитировать
Ефанов, Д. В., & Елина, Е. И. (2026). Синтез самопроверяемых цифровых устройств с улучшенными показателями контролепригодности. Информатика и автоматизация, 25(5), 1569-1603. https://doi.org/10.15622/ia.25.5.9
Раздел
Информационная безопасность
Copyright (c) Дмитрий Викторович Ефанов, Есения Игоревна Елина
Это произведение доступно по лицензии Creative Commons «Attribution» («Атрибуция») 4.0 Всемирная.
Авторы, которые публикуются в данном журнале, соглашаются со следующими условиями: Авторы сохраняют за собой авторские права на работу и передают журналу право первой публикации вместе с работой, одновременно лицензируя ее на условиях Creative Commons Attribution License, которая позволяет другим распространять данную работу с обязательным указанием авторства данной работы и ссылкой на оригинальную публикацию в этом журнале. Авторы сохраняют право заключать отдельные, дополнительные контрактные соглашения на неэксклюзивное распространение версии работы, опубликованной этим журналом (например, разместить ее в университетском хранилище или опубликовать ее в книге), со ссылкой на оригинальную публикацию в этом журнале. Авторам разрешается размещать их работу в сети Интернет (например, в университетском хранилище или на их персональном веб-сайте) до и во время процесса рассмотрения ее данным журналом, так как это может привести к продуктивному обсуждению, а также к большему количеству ссылок на данную опубликованную работу (Смотри The Effect of Open Access).